PATENT ABSTRACTS OF JAPAN

Cite No. 1

(11)Publication number:

10-013219

(43)Date of publication of application: 16.01,1998

(51)Int.CI.

H03L 7/081

H03K 5/14

(21)Application number: 08-167242

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filling:


27.06.1996

(72)Inventor: ISHII SUSUMU

(54) CLOCK SIGNAL DEVIATION PREVENTION CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To falsely approximate the comparison characteristic to a linear shape and to shorten the synchronizing time by selecting the output of plural delay elements, connected in series to delay an external clock signal in response to a control signal. SOLUTION: A phase comparator 11 of a DLL(delay lock loop) circuit 14 compares the phases of external and internal clock signals 6 and 7 with each other. A control signal generation circuit 13 produces the control signals in accordance with the phase differences based on the comparison results 8-1 to 8-2, 9-1 to 9-2 and 10 of the comparator 11. Then plural delay elements 3 are connected in series to delay the external clock signal 6. A multiplexer 4 selects one of elements 3 in accordance with the control signal of the circuit 13. The circuit 13 increases or decreases the number of elements 3 which are changed at a time by a selection circuit, based on the advance/delay information and in accordance with the degree of deviation of clock signals and therefore, can shorten the deviation correction time.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(19)日本四特許才 (JP)

(12) 会開特許公報(A)

(11)特殊出席公司共享

特開平10−13219

(430公開日 平成10年(1998)1月15日

(51) int CL		#362 4	广内整理路号	· P1		技術表示藝術
HOSL	7/081			HOSL	7/06	J
H03K	5/14			H03K	5/14	

密支数点 京節点 対象項の数4 OL (全 12 回)


(21)出職議号	转數平8~167242	(71)出版人 000008013 三要理题钟式会	ধ		
(22)出版日	平成8年(1996) 6月27日	東京都千代田区丸の内二丁目2番3号 (72)新明存 石井 景 東京都千代田区丸の内二丁目2番3号			
,		安全域域的企业 (74)代理人 分理上 宣田 (•		
		•			

(54) 【発明の名本】 クロック包号のズレを防止する四条

(57) [要約]

【課題】 外部クロック何号と内部クロック信号とのズレを修正する時間を短縮する。

【解決手段】 位相比較離化おいて、外部クロック信号 6と内部クロック信号でとのズレの経度の追いによる情報も含むような比較結果8-1。8-2。9-1。9-2、16を生成する。マルチプレクサは、外部クロック 信号を選延させる選延素子の退収について、この比較結果に応じた選延素子の値数の変更を行う。



(3)

特周平10-13219

【特許部傘の範囲】

【諸水項 】】 外部クロック信号を返送させるため直列 に接続された複数の遷延赤子と、

前記複数の選送系子の出方を制御信号に応じて直接する ことにより、前記外部クロック信号が通過する選送系子 の個数を変える選択回路と、

南記語状園路が透択した運送素子の出方から内部クロック信号を生成して内部園路に対し出力するクロックドライバと、

京記外部クロック信号と可配内部クロック信号とも比较 19 し、京記外部クロック信号と演記内部クロック信号との 追み遅れの情報およびズレの担直に応じた比較枯果を出 力する比較器と、

前記比較器の比較給早に応じて前記制剤信号を前記選択 回路へ出力する制御信号発生回路とを強え、

前記解制信号発生回路は、前記選択回路が一度に変化させる連程素子の回数を、開記ズレの程度に応じて増減させることを特徴とする、クロック信号のズレを防止する 回路。

【語水項2】 前記比較器は、

前配内部クロックほ号を追続させて追述者の異なる複数 の第1の選עグロックは号を生成する第1の連絡付加回 路と

第配外部クロック信号を連絡させて連延費の異なる複数 の第2の遅延クロック信号を生成する第2の連絡付加回 経と、

南記第1の連絡付加回頭が出力した解記複数の第1の連 延クロック信号のそれぞれに対し南記外部クロック信号 が遅れているか響かを検出する第1の会出回路と、

前記第2の選組付加回路が出力した前記信数の第2の選列 別し、特に手導体集計回路裁局におけるPLL(Fhase 延クロック信号のそれぞれに対し前記内部クロック信号 Locked Loop: 位相両期ループ)回路の一様であるディが担れているか否かを検出する第2の検出回路と、 レイロックループ (Celay Locked Loop) 阿路に関する

前記集1 および第2の検出回路の検出格品から前記複数の第1の悪電クロック信号の中の可配外部クロック信号に対し遅延量の近い信号または前記複数の第2の連延クロック信号の中の前配内部クロック信号に対し返延置の近い信号を補定するととにより両記比較結果を生成し出力する補定回路とを借える。請求項1記載のクロック信号のズレを防止する回路。

【語水項3】 前記波数の第1の選延クロック信号の選 40 延물は、等差級数的でなくその差が漸次増加するよう意 み付けがなされ、

商記博数の第2の選延クロック信号の返延量は、等差級 数的でなくその差が海次増加するように重み付けされて いるととを特徴とする、温水項2記載のクロック信号の ズレを防止する回路。

【随水場4】 例記第1の集出回路は、放記複数の第1 出力の追択を行う選択回路との追話クロック信号にそれぞれ対応して設けられ、前記 5はマルチプレクサ4で選挙外部クロック信号に応答してそれぞれ対応する第1の基 6内部クロック信号をデータとして取り込む複数の第1のフ 50 るクロックドライバである。

リップフロップ国語を含み

前記却2の検出回路は、前記複数の第2の通程クロック 信号にそれぞれ対応して配けられ、それぞれ対応する第 2の通程クロック信号に応答して前記内部クロック信号 をデータとして取り込む複数の第2のフリップフロップ 同路を含み。

例記判定記記は、

前記博数の第1のフリップフロップ設路の中で、データ として取り込む第1の選議クロック信号の選種量が近接 する2つのフリップフロップ国路の出力の無同を判断す る少なくとも一つの第1の判19回路と、

前記博教の第2のフリップフロップ回路の中で、データ 取り込みのタイミングを与える前記第2の遅延クロック 使号の遅延量が近接する2つのフリップフロップ回路の 出方の緊囲を判別する少なくとも一つの第2の判別回路 と

前記博教の第1の遅延クロック信号の中の遅延量が最も かさい第1の遅延クロック信号をデータとして取り込む 第1のフリッププロップ回路の出力に対し、面記複数の 20 第2の遅延クロック信号をデータ取り込みのタイミングを与 える信号として用いる第2のフリップフロッフ回路の出 力の異面を判別する第3の判別回路とを含むことを特徴 とする、請求項2または請求項3記載のクロック信号の ズレを防止する関係。

【発明の詳細な説明】

[0001]

【祭明の旗する技術分形】との発明は、複数のクロック ほ号間で発生するクロック信号のズレき防止する回路に 閉し、特に手導体無常回路裁定におけるPLL(Fhase Locked Loop:位相両期ルーフ)回路の一種であるディレイロックループ(Cellay Locked Loop)回路に関するものである。

[9002]

【従来の技術】ディレイロックループ回路(以下、D.L. 上回路という。)は、学等体チップに内蔵され、半導体チップの内部と外部でクロック信号の位相を合わせる傍きをする回路である。との回路によって、無なるチップ間においても、クロック信号に同期した動作を得られる。回8において、1は外部クロック信号を含ったの部クロック信号での立ち上がり位相を比較する位相比较登。2は位相比较器1が比較結果として出力するアップ信号8およびダウン信号9の計数を行うアップダウンカウンタ、3は直列に接続され外部クロック信号6を選絡させるための複数の遅延累子、4は複数の選延素子3の出力の追択を行う過快回路として働くマルチプレクサ、5はマルチプレクサイで連択された遅延素子3の出力から内部クロック信号7を生成して内部回路に対し出力するカスタックドラブリフラキ

(3)

特男平10-13219

【0003】位組比較器1は、位相両期の基準となる外 部クロック住号8とクロックドライバBから与えられる 内部クロック信号7の立ち上がり位相を比較して同期し ていない現合にアップ信号8またはダウン信号9のいす れかを出力する。アップダウンカウンタ2はアップ位号 8またはダウン信号9を受けてそれぞれカウントアップ またばカウントダウンする。遅延第子3は、外部クロッ ク信号のを選ばさせる最小単位である。遅延案子3は、 例えばインパータ回路を2段直列接続した回路で、入力 **位号をある一定時間登延させてかち出力する。この遅延 10 意子3の特理活時間を、外部クロック周期に比べて充分** 第子3は少なくとも2個以上直列接続され、それぞれの 接続点から位号院が引き出され、マルチプレクサ4に入 力される。 マルケブレクサ4は、 アップダウンカウンタ 2の出力に応じて、直列に金統された遅延素子3の複数 の接続点の中から1つだけ歴択する。テップ外部から供 給される外部クロック信号6は、その投稿点求での遅延 景子3を経由してクロックドライバ5へ供給される。マ ルテプレクサ4によって選択された独続点までの追延派 予3を経由してクロックドライバ5に入力されるので、 きっプ内部に供給される内部クロック信号7の立ち上が 20 り位相の追み返れは、経由する選延第千3の個数に依存 しており、運送者子3の国数を変化させることによって 変更することが可能である。クロックドライバらは、マ ルチプレクサ4から出力されるクロック個母をバッファ してテップ内部に供給する。

【0004】位相比較器1の構成の一例を聞りに示す。 DLL回路は、アナログPLL回路のように同級数を比 較する必要がないので、単純にフリップフロップ回路の みで様式可能である。 フリップフロップ回路20のクロ ック帽子(丁帽子)には外部クロック信号のも入力し、 ゲータ場子 (D端子) には内部クロックに号7を入力す る。外部クロック信号6に対し内部クロック信号7が遅 れている場合。外部クロックは今6がロー(Lo)レベ ルからハイ(Hi)レベルに立ち上がった時に内部クロ ック信号7がまだハイレベルに立ち上がっていないの で、フリップフロップ回路20はローレベルをラッチし てQC媼子にハイレベルを出力する。遊に、外部クロコ ク信号8に対し内部クロック位号7が進んでいる場合、 外部クロック信号6がローレベルからハイレベルに立ち 上がった時に内部クロック信号ではすでにハイレベルに 立ち上がっているので、フリップフロップ回路20はハ イレベルをラッチしてQ端子にハイレベルを出力する。 【0005】外部クロック信号6と内部クロック信号で の立ち上がり位相は、位相比較器1により比較される。 図10は位相比較器!の位相比較特性を示すグラフであ る。図!1において、装軸は外部クロック信号6と内部 クロック信号での位相差で、グラフのブラス領域は内部 クロック信号?が遅れていることを表し、マイナス領域 は内部クロック信号でが進んでいるととを表している。

で境帯する連延素子の数量である。とのグラフからわか るように、外部クロック信号6に対し内部クロック信号 7が遅れているとき、比較器!はアップ位号8を出力す る。逆に、外部クロック信号6に対し内部クロック信号 7が進んでいるとき、位相比較四1はダクン信号9を出 力する。アップダクンカウンタ2はアップ区母8が入力 されると外部クロック位号日が絶由している遅延素子3 を1個家らし、ダウン信号9が入力されると外部クロッ ク信号6が経由している差延素子3を1個地やす。選瑟 大きくし、初期設定を行えば、外部ケロック信号8に対 し1 展製遅れで内部クロックに与りと同期する。 同期す る時間は、外部グロック層波数、遅延衛子1個当たりの 選結時間などによって変化する。一般的には、選瑟素子 1個当たりの遅延が大きい場合は小さい場合に比べて、 位相同時時間は短いが位相誤差は大きくなる。 [0006]

【発明が解決しようとする疎歴】観米のクロック信号の ズレを防止する回路は収上のように構成されているの で、外部クロック信号8と内部クロック信号7のズレ (位相差を含む。)の大きさは比較器」では判断してお ちず、ズレの程度はアップダウンカウンタ2から出力さ れるアップ位号8名よびダウン世号9化反映されない。 比较器1は、アップダウンカウンタ2がクロック信号に 応答して動作するので、外部クロック信号6より内部ク ロック位号でが進んでいれば、そのズレの程度に関係な くダウン信号9が出力され、連れていれば、そのズレの 程度に関係なくアップ保与8が出力される。 したがっ て、ズレが大きい場合、同期までにズレの程度に応じた 比較回数が必要となり、同期時間が長くなるという問題

【りりり7】またそのため、同期した後、ノイズなどに より同類が外れた場合、同期状態に復帰するまでに時間 がかかり、誘金が大きくなってしまうという問題があ

【9908】この発明は上記のような問題点を解消する ためになされたもので、クロック信号のズレを防止する 回路において、ズレの程度に応じて一度に変更する選延 時間を変化させてやることにより、比較特性を疑似的に 様形に近づけ、同期時間の短縮を図ることを目的として おり、電源ノイズなどの外担により同期が外れた場合で 6. 選長の増大を抑え、迅速に再同期をせることを目的 とする。

[00001

【蝉器を辟決するための手段】 貸1の発明に係るクロッ ク信号のズレを防止する回路は、外部クロック信号を選 **延させるため底列に接続された複数の返距素子と、前記** 御敷の基理素子の出力を制御信号に応じて選択すること により、前記外部クセック信号が通過する遅延第子の個 総執は、位相比較器1の出力、すなわち一回の位相比較 50 数を変える選択国路と、前記選択回路が選択した過ぎ承 (4)

特別平10-13219

子の出力から内部クロック情号を生成して内部回路に対 し出力するクロックドライバと、歯配外部クロック値号 と解記内部クロックは号とを比較し、前記外部クロック **住号と前型内部クロック信号との温み返れの情報および** ズレの程度に応じた比較結果を出力する比較器と、前記 比较倍の比較結果に応じて前記制御信号を前記選択回路 へ出力する軽御信号発生回路とを増え、前記制御信号発 生国臨は、前記選択回路が一度に変化させる連絡素子の 個数を、耐起ズレの役点に応じて始端させることを特徴 とする.

【0010】第2の発明に係るクロック信号のズレを防 止する容器は、第1の発明のクロック信号のズレを防止 する国路において、前記比較器は、前記内部クロック位 今を通望させて通話量の異なる複数の無1の選話クロッ ク情号を生成する筆)の連延付加層路と、前起外部クロ ック信号を選続させて選延量の異なる複数の第2の選延 クロック信号を生成する第2の遅延付加回路と、前記台 1の遅延付加回路が出力した前記設数の第1の遅延クロ っク信号のそれぞれに対し前記外部クロック信号が遅れ ているか否かを検出する第1の検出回路と、前記率2の 20 **運延付加回路が出力した前記複数の第2の選種クロック** 位号のそれぞれに対し可能内部クロック信号が溢れてい るか否かを輸出する第2の輸出回路と、前記第1および 第2の検出同時の検出結果から前記機能の第1の遊程を ロック信号の中の前記外部クロック信号に対し返延量の 近い信号または前記複数の第2の遅延クロック信号の中 の前記内部クロック位号に対し導起量の近い反号を料定 することにより前記比較結果を生成し出力する判定回路 とを備えて構成される。

【0011】第3の発明に係るクロック信号のズレを防 30 止する国路は、第2の発明のクロック信号のズレを防止 する回路において、商記複数の第1の遅延クロック但号 の連延登は、等差級数的でなくその密が新次増加するよ う重み付けがなされ、前記博教の第2の遅延クロック信 号の直延量は、等差級数的でなくその差が漸次増加する ように亘み付けされていることを特徴とする。

【0012】第4の発明に係るクロック保号のズレを防 止する回路は、第2または第3の発明のクロック信号の ズレを防止する回路において、前記第1の検出回路は、 前記複数の第1の選起クロック信号にそれぞれ対応して 設けられ、前記外部クロック位号に応答してそれぞれ対 応する第1の連絡クロック信号をデータとして取り込む 複数の第1のブリップフロップ国路を含み、前記第2の 検出回路は、前記複数の第2の基準クロック信号化それ ぞれ対応して設けられ、それぞれ対応する第2の遷延々 ロック位号に広答して前記内部クロック信号をデータと して取り込む複数の第2のブリッププロップ回路を含 み、前記判定回路は、例記複数の第1のフリップフロッ プ回路の中で、データとして取り込む第1の遅延クロッ ク信号の選延室が近接する2つのフリップフロップ回路 50 6を遅延させて遅延量の異なる領徴の第2の遅延クロッ

の出力の異菌を契則する少なくとも一つの第1の契約回 路と、前起複数の第2のブリップフロップ回路の中で、 データ取り込みのタイミングを与える前記第2の遊延ク ロック信号の連延電が近接する2つのフリップフロップ 四路の出力の異同を判別する少なくとも一つの第2の特 別回路と、前記複数の第1の連種クロック信号の中の連 在量が長も小さい第1の返派クロック信号をデータとし て取り込む第1のフリップフロップ回路の出力に対し、 前記博数の第2の選起クロック信号の中の選延量が過む 小さい第2の連延クロック信号をデータ取り込みのタイ ミングを与える信号として用いる第2のフリップフロッ グ国路の出力の共同を判別する第3の判別国語とを含む ととを特徴とする。 [0013]

【発明の存储の形像】

英雄の基盤1、以下、この発用の支援の影像1によるク ロック体号のズレを防止する回路(DLL回路)につい て図1~図3を用いて説明する。ことでは、説明を簡単・ にするために、外部クロック区号6と内部クロック区号 7は互いにそのデューティ比(1回知中のハイレベルの 制育の割合〉が同じものであるとしてDLL回路につい て説明する。図1はとの発験の実施の形態1によるDI。 L国路の様式を示すプロック図である。図1において、・ 14はDLL回路、11は外部クロック信号6と内部ク ロック信号7の位相を比較する位相比較器、13は位相。 比較器11の比較結果8-1,8-2,8-1、9-2。 および10に基づいて位相差に応じた制御信号を発生す る調剤信号発生回路、3は外部クロック信号6を返述さ せるため庭列に接続されるとともにそれぞれの接続点か ろ信号観が引き出される複数の遅延素子、4は飼御信号 発生回路13が出力した調御信号に応じて複数の遅延索 子3の接続点の中から一つだけ選択する選択回路として 強くマルチプレクサ、5はマルチプレクサイで選択され た直延常子3の出力から内部クロック信号7を生成して チップ内部の内部回路に対し出力するクロックドライバ である。遅延赤子3は、外部クロック信号6を遅延させ る最小学位である。制御信号発生回路19は、位相比較 器11の比較結果に応じて透露素子3を増減するため、 この増減する個数に関する制御信号をマルチブレクサイ に任道する。例えば、制御信号発生回路13は、従来か **うあるエンスーダで格成できる。この副副信号先生回路** 13が出力する調節信号は、アップダウンカウンタ2が 出力していたものと同じピット数の信号である。

【0014】図2は、位相比較器)1の様成を示す図器 殴である。この実施例では説明を簡単にするため、6個 のフリップフロップ回路を差列配置した例を示す。図2 において、15は内部クロック位号?を基礎させて遅延 章の異なる複数の第1の距延クロック信号X1~X3を 生成する第1の透透付加回路、16は外部クロック個号 (5)

特関平10-13219

ク信号 Y1~Y3を立成する第2の過程付加回路。17 は第1の過程付加回路 15が出力した複数の第1の選起 クロック信号 X1~X3のそれぞれに対し外部クロック 信号 6が遅れているか否かを検出する第1の検出回路。 18 設算 2 の選続付加回路 16 が出力した複数の第2の 選続クロック信号 Y1~Y3のぞれぞれに対し内部クロック信号 7が遅れているか否かを検出する第2の検出回路。)9は第144とび第2の検出回路 17。18の検出 結果から外部クロック信号 8 と内部クロック信号 7 の進 み遅れの情報をよびズレの程度を含む比較結果を出力す 19 る利定回路である。

【0015】第18よび第2の選連付無回路15、16は、それぞれ3個づつの連延法子3で構成されている。第1の遅延付加回路15において、3個の遅延素子3は直列に接続され、内部クロック信号では一つ目の連延素子3は直列に接続され、内部クロック信号では一つ目の連延素子3によって連延されて第1の遅延クロック信号となり、全ての運延素子3を経て第1の遮延かりロック信号となり、全ての運延素子3によりに対して、3個の運延素子3は直列に接2の流が、外部のロック信号とは一つ目の遅延素子3によって運延されて第2の遅延クロック信号となり、全ての運延素子3を経て第2の遅延力ロック信号ととなり、全ての運延素子3を経て第2の遅延クロック信号ととなり、全ての運延素子3を経て第2の遅延クロック信号ととなり、全ての運延素子3を経て第2の遅延クロック信号ととなる。

【0016】 第1の検出回路17は、フリップフロップ回路21~23で機械されており、その性能は図7に示したブリップフロップ回路20と同様である。1番目のフリップフロップ回路21は、そのD結子に第1の選逐クロック信号X3が与えられ、そのT場子に外部クロック信号8が与えられる。2番目のフリップフロップ回路22は、そのD境子に對1の選延クロック信号8が与えられる。3番目のフリップフロップ回路23は、そのD境子に第1の選延クロック信号8が与えられる。3番目のフリップフロップ回路23は、そのD境子に第1の選延クロック信号8が与えられる。

【0017】第2の検出回路18は、ブリップフロップ回路24〜28で接成されている。4番目のフリップフロップ回路24は、その下端子に第2の選延クロック信号7が40年入られる。5番目のフリップフロップ回路26は、その下端子に第2の運延クロック信号7をが与えられ、そのD端子に内部クロック信号7が与えられる。8番目のフリップフロップ回路28は、その下端子に内部クロック信号7が与えられる。8番目のフリップフロップ回路28は、その下端子に内部クロック信号7が与えられる。そのD端子に内部クロック信号7が与えられる。

【0018】特定回路19は、フリップフロップ回路2 1~26より一つ少ない6つの2入方AND回路31~ 35で提収されている。AND回路31は、その一方の 入力様子にフリップフロップ回路21のQC出力が与え 59

られ、その他方の入力絶子にフリップフロップ国際22のQ出力が与えられる。AND国際32は、その一方の入力億子にフリップフロップ国際22のQC出力が与えられ、その他方の入力億子にフリップフロップ国際23のQ出力が与えられる。AND国際33は、その一方の入力億子にフリップフロップ国際24のQ出力が与えられる。AND国際34は、その一方の入力億子にフリップフロップ国路24のQC出力が与えられ、その他方の入力億子にフリップフロップ国路25のQ出力が与えられる。AND国路36は、その一方の入方億子にフリップフロップ国路26のQ出力が与えられる。AND国路36は、その一方の入方億子にフリップフロップ国路26のQ出力が与えられる。

[0019] 倒えば、初期状態で、外部クロック信号8 に対し内部クロック信号7 が遅延至子3の2.5 個分の 時間だけ遅れているとする。この場合の位相比較器11 の各コリップフロップ回路21~26の出力状態を示し たものが表1である。

[0020]

【裁1】

Q	QC	\square	Y
Lo	Hi	31	Lo
(29	HI)	32	Lo
روا	(H)	88	Le
10	41)	24	Lo
Lo	H	85	н
E)	۲.		
	C 10 10 10 10 HJ	Lo Hi Lo Hi Lo Hi Lo Hi	Lo Hi 31 (10 Hi) 32 (10 Hi) 33 (10 Hi) 34 (14 Hi) 85

C ANDAD

【0021】ブリップフロップ回路25のQC出力と、フリップフロップ回路26のQ出力がともにハイレベルであるので、AND回路35の出力8-2のみハイレベルになる。すなわち、料定回路19は、内部クロック位号7は、外部クロック位号8に比べて返送京子3の選送時間の2倍以上進んでいるという利定結果を剥削信号発生回路13に、選続素子3を8個分類らす信号をマルチプレクサ4に伝達する。外部クロック同号6が経由する遅延素子3が2個減った後の比較器11の各フリップフロップ回路の出力状態を衰2に示す。

[0022]

(6)

【0023】この状態では、外部クロック信号6 (C対し内部クロック信号7 が遅延素子3の0、5 個分の時間だけ返れている。フリップフロップ回路2 3 のQC出力と、フリップフロップ回路2 3 のQC出力と、フリップフロップ回路3 3 の出力1 0 のみハイレベルであるので、AND回路3 3 の出力1 0 のみハイレベルとなる。すなわち、判定回路は、内部クロック信号7 で対する外部クロック信号6 の造み遅れが退延素子3 一個分の遅延時間以内に収まっており、位相間期が完了 20 にとを示す。しかしながら、便感をして退延素子3 「00271 で 00271 の 00271 で 1 の

【0924】もし、AND回路31の出力9・2がハイレベルならば、一度に、延延京子3の2個分の返途時間を増やし、AND回路32の出力9・1がハイレベルならば、遅延京子3の1個分の退延時間を増やし、AND回路33の出力10がハイレベルならば、遅延京子3の2個分の選延時間を対し、AND回路35の出力8・2がハイレベルならば、遅延京子3の2個分の選延時間を対し、AND回路35の出力8・2がハイレベルなんは、遅延京子3の2個分の選延時間を減らす。 過失的にAND回路33の出力10、すなわちロック(lock) 個号がハイレベルになれば、位相向調が完了したことになる。とれら、AND回路31、32が第1の利利回路に関し、AND回路31、32が第2の判別回路に関し、AND回路33、35が第2の判別回路に関し、AND回路3

【0025】 国3は、位相比較器11の位相比較特性を示すグラフである。 機能は外部クロック信号6と内部クロック信号7のズレの程度で、グラフの機能のプラス領域は内部クロック信号7が進れていることを表している。機能は、位相比較器11の出力、すなわち一回の位相比較で増減する選延素子の数量である。このグラフからわかるように、外部クロック信号6に対し内部クロック信号7が遅れていれば、そのズレの程度に応じた 50

特別平10-13219

19

選絡条子の個數分だけ運送時間を増やすアップ信号を出力し、外部クロック信号に対し内部クロック信号でが進んでいればそのズレの程度に応じたご延常子の個数分だけご延時間を減らすダウン信号のを出力する。その結果、位相特性は健認的ではあるが、総形なものになる。図3から分かるように、従来のDLし回路では、ズレが0の近路にあるときでもりを組えるか難えないかによって連絡素子の切換が行われていた。それに対し、との実施の形象1によるDLし回路では、ズレが0の近傍では進み遅れの衝撃のための遅延素子の個数の変更が行われない。外盤クロック信号を人内部クロック信号でのない。外盤クロック信号を人内部クロックには、外盤クロック信号を人内部クロックによりで変更が行われない。外盤クロック信号のとしていたい、外盤クロック信号で表現であるとなり、のの近傍で遅延素子の個数の切換が行われないことは、ノイズの原因や消費用力を抑制できるという効果がある。

【9926】上述の例では、線明を簡単にするため、6個のブリップブロップ回路を使用した位相比較器11を構成したので、1回の位相比較について選延素子3個分のズレまでの制定しかできないが、使用するフリップフロップ回路の個数を結やせば、より広範囲のズレ制定が解的に行える。

【0027】実施の影像2. 図4は、との発明の実施の 形態とによるDLL回路に用いられる位相比较器の機成 を示す回路図である。 完施の形態 2 によるDLL回路 は、図1に示した位相比較器11の情味が実施の形態1 によるDLL回路と真なるだけである。図4において、 3 6 公内部クロック位号?を遅延させて遅延量の異なる 複数の第1の過程クロック信号XキーX7を生成する第 1の透弦付加回路、37は外部クロック信号8を遊送さ せて返延費の異なる複数の第2の透延クロック信号YA ~~77を生成する第2の透話付加回路。38は第1の差 延付加回路36が出力した複数の第1の遅延クロック信 号X4~X7のそれぞれに対し内部クロック包号?が選 れているか否かを検出する第1の検出回路、39は第2 の過延付加回路37が出力した領数の第2の連絡クロッ ク信号Y4~Y7のそれぞれに対し外部クロック信号6 が遅れているか否かを検出する第2の後出回器。40は 第1 および第2の検出回路38、39の検出結果から外 部クロック信号86内部クロック信号7の進み遅れの情 製およびスレの程度を含む比較結果を出力する判定回路 である.

【0028】 両4からわかるように、複数の第1の遅延 クロック信号X4〜X7の遅延畳が、等差機数的でなく その差が衝火増加するよう重み付けがなされている。第 1の遅延クロック信号X4は、内部クロック信号7に対 し遅延素子3の1個分の遅延時間が付加されており、同 様に第1の遅延クロック信号X5は遅延素子3の2個分 の遅極時間が付加されており、同様に第1の遅延クロッ ク信号X6は遅延素子3の4個分の遅延時間が付加され ており、同様に第1の遅延ウロック信号X7は遅延素子 3の8個分の遅延時間が付加されている。すなわち、第

特関平10-13219

1の選近クロック区号X4~X7の開鉄するもの同士の 選延時間の登録、選延景子3の1個分、2個分、4個分 と海次増加している。複数の第2の超越クロック信号Y 4~Y7の選延量が、等差最数的でなくその登が越次増加するように重み付けされていることも同様である。

【0028】第1の検出回路38は、フリップフロップ回路41~44で機械されており、その性能は図でに示したフリップフロップ回路20と同様である。1番目のフリップフロップ回路41は、そのD結子に第1の選延クロック信号とから入られ、そのT様子に外部クロック信号とからなられ、そのT様子に外部クロック信号をか与えられ、そのT様子に外部クロック信号をか与えられる。3香目のフリップフロップ回路43は、そのD継子に第1の選延クロック信号とからえられ、そのT継子に外部クロック信号とが与えられる。4香目のフリップロップ回路44は、そのD継子に第1の選延クロック信号とからえられる。

【0030】第2の検出回路39は、ブリップフロップ 20回路45~48で構成されている。5番目のブリップフロップ回路45は、そのD端子に内部クロック信号7が与えられ、そのT絶子に第2の歴述クロック信号74が与えられる。6番目のフリップフロップ回路48は、そのD端子に内部クロック信号75か与えられ、そのT絶子に第2の遅延クロック信号75か与えられる。7番目のフリップフロップ回路47は、そのD端子に内部クロック信号7が与えられる。8番目のフリップフロップ回路48は、そのD端子に内部クロックに号7が与えられ、30そのT端子に第2の遅延クロックに号77が与えられ、30そのT端子に第2の遅延クロックに号77が与えられ。30そのT端子に第2の遅延クロックに号77が与えられる。

【0031】特定回路40は、フリップフロップ回路4 1~48より一つ少ない?つの2入力AND回路51~ 57で構成されている。AND回路6」は、その一方の 入力焙子にフリップフロップ回路 4.1 のQC出力が与え られ、その他方の入力幾子にフリップフロップ自路4.2 のQ出力が与えられる。AND回路52は、その一方の 入力給子にフリップフロップ回路 4 2 のQC出力が与え られ、その他方の入力蝸子化フリップフロップ回路43 のQ出力が与えられる。AND回路53は、その一方の 入方端子にフリップフロップ回路43のQC出方が与え られ、その他方の入力迫于化フリップフロップ回路4.4 のQ出力が与えられる。AND回路5 4は、その一方の 入方端子にフリップフロップ回路44のQC出力が与え **られ、その色方の入力始于化フリップフロップ回路4.5** のQ出力が与えられる。AND回路5.5は、その一方の 入力指子にフリップフロップ回路 4 5 のQC 出力が与え **られ、その他方の入力増テにフリップフロップ回路4.6** のQ出力が与えられる。AND回路36は、その一方の 55

入力情子にフリップフロップ回路46のQC出力が与えられ、その色方の入力場子にフリップフロップ回路47のQ出力が与えられる。AND回路57は、その一方の入力情子にフリップフロップ回路47のQC出力が与えられ、その他方の入力場子にフリップフロップ回路48のQ出力が与えられる。AND回路54は第3の判別回路に戻し、AND回路65~87は第2の判別回路に戻する。【0032】例えば、初期状態で、外部クロック信号610に対し内部クロック世号7が連結末子3の7、5個分の時間だけ遅れているとする。この場合の位相比較器11の名フリッププロップ回路41~48の出力状態を示したものが最3である。

【0033】 【数3】

	Q	QC	N	Y
41	Lo	(II)	51	Lo
42	(29	(L)	5 8	Lo
48	رويا	HI)	53	Lo
44	رويا	Hi	54	Lo
45	يوبا		5 5	Le
46	Log		58	Lo
4?	Log	(H)	57	H
48	HI	Lo		

【10034】ブリップフロップ回路47のQC出力と、フリップフロップ回路48のQ出力がともにハイレベルであるので、AND回路57の出力8・3のみハイレベルとなる。ずなわら、材定回路40は、外部クロック信号6に対し内部クロック信号7が運送素子3の返延時間4回分以上遅れているととも示す利定結果を出力する。この判定結果を受けて、調例信号を生用第13は、遅延素子3を4回分類らすという信号をセルチブレクサ4へ出力する。

【0035】次の位相比較の時には外部クロック信号6に対し内部クロック信号7が選起業テ3の3、6個分の時間だけ遅れている。この場合の位相比較器11の各フリップフロップ回路41~48の出力状態を示したものが表4である。

[0036]

[表4]

【0037】フリップフロップ回路46のQC出力と、 フリップフロップ回路47のQ出力がともにハイレベル であるので、AND回路5.6の出力8・2のみハイレベ ルとなる。 すなわら、 判定回路40は、 外部クロック目 20 号8に対し内部クロック信号7が運転表子3の連廻時間 2個分以上4個分以下の遅れを有しているととを示す棒 定結果を出力する。この特定結果を受けて、制御信号兼 生回路13は、返送承子3の2個分の透短時間を終わす という信号をマルチプレクサ4へ出力する。

【0038】次の位相比較の時には外部クロック信号6 に対し内部クロック信号でが遅延素干3の1、5個分の 時間だけ連れている。この場合の位相比較器11の各フ リップフロップ回路41~48の出力状態を示したもの が表らである。

[0039]

【表5】

abla	Q	9 C		Y
41	10	H	51	Lo
42	1.9	4)	52	Lo
48	Log	4	53	Lo
44	Lo		54	Lo
4.5	Log	(±)	55	声
46	Hi	1	56	Lo
47	Hj	1.0	57	Lo
48	Hy	Lo		

【0040】フリップフロップ国第45のQC出方と、

特別平10-13219

14

であるので、AND回路55の出力8-1のみハイレベ ルとなる。すなわち、特定回路40は、外部クロック信 号6に対し内部クロック信号7が選延素子1億分以上2 個分以内の遅れを育していることを示す材定結果を出力 する。 選延承子 1 何分減らすという信号を制御信号発生 回路13に入力する。

【0041】次の位相比較の時には外部クロック信号6 に対し内部クロック信号?が連起素于3の0.5個分の 時間だけ遅れている。 この場合の位指比較器 11の各フ 19 リップフロップ回路4.1~48の出力状態を示したもの が表Bである。

[0042] 【表6】

(8)

	Q	Q C		Y
41	Lo	H)	51	Lo
42	LLO	(H)	52	į.,
43	روعا	4)	58	Lo
44	1.9	(ii)	54	Hi
48	H	1.0	5.5	Lo
46	Н	1	54	Lo
47	H	(2)	57	Lo
48	H	Lo		

【0043】プリップフロップ国路44のQC出力と、 フリップフロップ回路4BのQ出力がともにハイレベル であるので、AND回路54の出力10、すなわちロッ ウ信号のみハイレベルとなる。 すなわち、料定回路40 は、外部プロック配号6に対し内部クロック位号7が遅 延素子3の1個分末禍の進み退れしか符していないこと を示す特定結果を出力する。この判定結果を受けて、制 御信号発生回路13は、その出力を変更せず、位領問期 が完了したことになる。このように、7、5個分のズレ では4段階の位祖比較で位祖同朝が完了する。 従来では 40 7. 5個分のズレでは7段階の位相比較を行わなければ ならないのに対し、この実施の形態2によるDill回路 では位相可夠時間の短縮を図ることができる。

【0044】もし、AND回路51の出力9・3がハイ レベルならば、一度に、距延索子3の4個分の返還時間 を増やし、AND回路52の出力9-2がハイレベルな ちば、遅延業于3の2個分の遅延時間を増やし、AND 国路53の出力9・1がハイレベルならば、遅延索子3 の1個分の選絡時間を増やし、AND回路54の出力1 Oがハイレベルならば、遅延時間の増減はせず、AND フリップフロップ回路48のQ出力がともにハイレベル 90 回路55の出力8・1 がハイレベルならば、遅延索子3

(9)

特闘平10-13219

の1個分の連絡時間を減らし、AND原路56の出力8 ・2 がハイレベルならば、連延素子3の2 個分の運送時 間を減らし、AND買路57の出力8-3がハイレベル ならば、遅延素子3の4個分の遅延時間を乗らす。操料 的にAND回路54の出力10がハイレベルになれば、 位相同期が完了したことになる。

【9945】比較器の位組比較特性を示すグラフを図で に示す。横翁は外部クロック伝号8と内部クロック信号 7のズレの程度で、グラフの領時のプラス領域は内部ク ロック区号でが遅れているととを表し、マイナス領域は 内部クロック信号子が増んでいることを表している。縦 翰は、位相比較器11の出力、すなわち一周の位祖比較 で増減する選延者子の数量である。このグラフからわか るように、外部クロック信号6に対し内部クロック信号 7が逸れていれば、そのズレの程度に応じて遅延素子を 増やすアップ信号8を出力し、外部タロック信号8に対 し内部クロック信号?が進んでいればそのズレの程度に 応じて遅延禁弁を残らすダウン信号9を出力する。

【0046】実践の必無しでよるDLL回路では、フリ 延時間の1個分ずつで変えていたが、実施の形態2のD しし国語のように遅延派子3の選延時間の1個分、2個 分、4個分、8個分というように重み付けして変える と、実施の彩飾1のDLL回路と同じく遅延時間に応じ た比較結果を出力することができ、更に、同じズレ料定 範囲の場合、使用するフリップフロップ回路の開発を兼 らすことができる。但し、実施の影響2によるDLL回 路の場合は1回の位相比較では同断できず、数回の位相 比較を行い、段階的に位担同期を行うことになる。

よるDLL回路を構成するトランジスタのゲート長、ゲ ート幅などのみトランジスタサイズは、特に翻録される ものではないが、SOG (Sea Of Gares: ゲート敷き詰 め型ゲートアレイ)のような、同じサイズのトランジス 々が規則的に配列されているチップ上にも実現すること ができる。

【りり48】図8はこの発明の実施の形態3によるDL 上回路の様成を示す平面図である。図らにおいて、60 はSOGの半導体チップ、61は半導体チップ60の内 部トランジスタ領域、148~140億円部トランジスー 夕領域60の四隅に形成されたDLL回路、62は内部 トランジスタ領域60の一部の領域、63は半導体チャ ブ80上の内部トランジスタ領域60の周囲に配置され た入力/出力バッファ領域、64は半海体チップ80上 の入/出力バッファ領域63の周囲に配置されたバッド 領域。65は内部トランジスタ領域61に設けられたト ランジスタゲートである。内部トランジスタ領域81 は、全体にわたり一部の領域82と同じように、ゲート 長、ゲート艦が同じトランジスタが網関正しく配列され ている。

【QQ49】アナログPしし回路においてはノイズ対象 などの理由から、アナログ回路部分とディジタル回路部 分とを分類させなければならず、レイアクト上の制約が 多い。一方、DLL回路においてはアナログ回路を使用 していないので、SOGのような、チョブの内部領域に **同じサイズのトランジスタが規則正しく配列されている** 学等体チップ60上に実現することができる。この場 合。図6のように、チョブ60上の任意の位置に任意の 個数だけ、克緒の形態144よび/または克施の形態2に よるDLL回路14を配置することが可能である。

16

【0050】Dしし回路14を複数回路就するととに上 る効果として、外部クロックの位相に合わせる内部クロ **ックの場所が増えるので、チップ内部全体のクロックス** キューをより小さく抑えることが可能となる。図では、 -つの半導体ラップ上に複数のDLL回路を設けたとき のDLL国路とクロックパッファとの関係を示す概念図 である。図7において、70は外部クロック母号CLK・ を受けて内部に分配するメインクロックバッファ、71 ~?4はメイングロックパッファ70から受けたクロッ っぱフロップ回路21~28に接続する遅延気子3の基(20) ク信号をパッファするサブクロックパッファ、818~ 61dはそれぞれサブクロックバッファ71~?4から クロック信号の供給を受ける内部トランジスタ循域6 】 に殴けられた部分回路である。このように各サプタロッ クバッファ71~74の出力をそれぞれDLL回路14 a~14dを介して部分回路61a~61dに分配する ことにより、サブクロックバッファ71~74の負荷の「 違いによるクロックスキューの違いを低減できる。

【0051】なお、上記各実施の必熟は、外部クロック **位号6と内部クロック信号7のデューティ比が同じ場合** 【①047】実施の形態3.以上の実緒の形置1.2に 35 について説明したが、クロックドライバ5がマルチプレ クサ4から出力されるクロック個号を所望のデューティ 比に生成することができ、関2および図4に示した比較 巻】】は、第1および第2の検出回路において第1およ び第2の連種クロック位号を用いて比較をしているの で、デューティ比が異なる場合においても外部クロック 但号6と内部クロック信号での信号の立ち上がりのタイ ミングを比較して、そのズレを比較することができ、位 相を比較する場合と同様の効果を奏する。また、上記各 完成の形態での連延素子には便宜的に インバータ回路を 使用したが、信号を遅延させる回路であるなり、他のも のであってもよく上記各実格の意識と同様の効果を有ず

[0052]

【発明の効果】以上のように請求項1記載のクロック値。 号のズレを防止する回路によれば、比較器で外部クロッ ク信号と内部クロック信号の比較を行ったときの比較給 星の中に登み返れの情報およびズレの経度が含んでお り、副御信号発生回路は、前記選択回路が一度に変化さ せる連種素子の個数を、進み遅れの情報およびズレの程 度に応じて増減させるので、量み遅れの情報のみに応じ

(10)

特男平10-13218

18

17 て過経索子を増減させる場合に比べて、スレを停止する までの時間を短幅することができるという効果がある。 【① 053】結求項2記載の発明のクロック信号のズレ を防止する回路によれば、第1および第2の連延行加回 部によりそれぞれ内部クロック位号および外部クロック 位号を選延させて遅延量の異なる複数の第1分よび第2 の返送クロック信号を生成し、それぞれ常1および第2 の徳出図語で複数の第1ねよび第2の遊域クロック信号 のそれぞれに対し外部クロック信号および内部クロック 信号が遅れているか否かを被出するよう排成されている 19 ので、内部クロック位号と外部クロック位号のデューテ ィ比が異なっていてもそれらの信号のズレを比較するこ とかでき、汎用性のあるクロック信号のズレを防止する 歯貼が得られるという効果がある。

【0054】請求項3記載の発明のクロック信号のズレ を防止する回路によれば、複数の第)および第2の選引 クロック信号の遅延量に重み付けがなされているので、 回路規模を小さくすることができるという効果がある。 【0055】譲水項4記載の発明のクロック信号のズレ を防止する国路によれば、第3の判別国路により、彼数 20 構成を示す国際国である。 の第1の進程ケロック信号の中の運動量が最も小さい第 1の盗送クロック信号をデータとして取り込む第1のフ リップフロップ回路の出力と、複数の第2の選述クロッ ク信号の中の返延量が最も小さい第2の遅延クロック信 号をデータ取り込みのタイミングを与える信号として用 いる第2のフリップフロップ回路の出力とを比較し、そ の異同を特別するので、外部クロック信号と内部クロッ ク信号との間で遊班がほとんどない場合に、選延素子の 個数を変化させる回数を抑制することができるという効率

*呆がある。

【図面の簡単な影明】

【図1】 この発明の実施の影像!によるDLL回路の 様成を示すプロック図である。

【図2】 図!に示した位相比較器の様成を示す回路図

【図3】 図2化示した位相比較器の位相比較特性を示 **すグラフである。**

【図4】 この発明の疾能の影像2による位相比較器の 様成を示す回路図である。

【図5】 図4に示した位相比較器の位相比較特性を示 すグラフ である。

【図6】 との発明の衰越の形態3による1211日館の 機成を示す平面図である。

【図7】 図6のDLL回路の使用形態を示す概念図で ある.

【図8】 従来のDLL回路の構成を示すプロック図で ある.


【図9】 健未のDLL回路に用いられる位相比較器の

【図10】 従来のDLL回路の位相比較特性を示すグ ラブである。


【符号の説明】

3 遅延素子、4 マルテプレクサ、5 クロックドラ イバ、11 位組比較器、13 機器信号発生回路、1 4. 14.8~14.0 ディレイロックループ回路. 1 5、36 第1の連延付加回路、16.37 第2の選 延付加回路、17,38 第1の検出回路、18.39 第2の検出回路、19、40 利定回路。


【图1】



[四2]



[29]



an

行胡平10-13219

